黑龙江十一选五下载|黑龙江十一选五的玩法

新闻中心

EEPW首页 > 编辑观点 > “拼接乐高”实现应用搭建,后摩尔时代谁是主流?

“拼接乐高”实现应用搭建,后摩尔时代谁是主流?

作者:MS时间:2019-10-29来源:电子产品世界收藏

现阶段,5G、人工智能、物联网、云计算及自动驾驶等技术迅速落地,随之带来的是巨大的产业发展潜力,与此同时高速发展带来的也是计算产业革新的挑战,2019年10月24日开发者大会(XDF)亚洲站媒体预沟通会于北京召开。

本文引用地址:http://www.afhie.tw/article/201910/406421.htm

1572336185667926.jpg

人工智能业务资深总监 姚颂

会上,人工智能业务资深总监姚颂为《电子产品世界》介绍,在计算产业正面临诸多挑战时的相应措施及,赛灵思最新发布的创新型软件平台以及赛灵思开发者大会(XDF)的相关介绍。

放缓后谁成主流趋势?

近些年AI芯片的种类日益增加,从市场局势来看,行?#30340;?#21508;量级企业并没有?#26377;?#25353;照原有的增长趋势发展,而是整体处于一?#22336;?#32531;的态势。由于的放缓,异构计算成为趋于主流的态势,近些年赛灵思SOC的产品出货量处于上升趋势。放缓问题,在芯片成本及性能方面都给予了行业极大的冲击,由于7纳米投?#24335;?#28857;很大,现投资7纳米的只有英特尔、三星和TSMC,其他方向已经不敢投资先进型节点。7纳米及以下的生产线的开发成本过高,相比于28纳米高出近两倍。

1572336399180555.jpg

处理器方面,CPU可以通过更好的工艺尺寸进而取得更好的性能以缩小GPU之间的差距,然而摩尔定律的放缓已经使双方水平看齐,无法通过工艺得到提升。CPU不能通过先进工艺超过GPU的性能,GPU也不能通过先进工艺超过专用芯片性能,最后全部制程拉到同一个水平线。从前,性能方面得跃进主要来源于工?#25112;?#28857;、微结构的提升,现阶段没工?#25112;?#28857;的提升困难,只能依仗体系结构提升及专业化的体系结构。摒弃掉灵活运用性及多重市场以此换来更高的性能。

1572336424162249.jpg

平台实现软件接口统一

本年度,赛灵思创新型软件平台面世。从FPGA?#23884;齲琕itis拥有不同的软件开发环?#22330;?#20030;例来说,Verilog用来单独开发FPGA,FPGA接入云?#24605;?#36895;后,形成CPU、PCIE、FPGA形式的系统配套,继而的SD Accel开发环境就是利用PC插卡式的加速环?#22330;?#25105;们知道,赛灵思在2013、2014年开始推出SOC。赛灵思的ZYNQ板卡上,RAM式CPU加上FPGA,中间使用组线连接。开发者可以使用ZYNQ实现应用的完整开发,并使其加速在FPGA上。现阶段,赛灵思希望使各领域开发者的设想融合,利用Vitis平台,使软件接口实现完整的统一。

1572336445767019.jpg

?#23637;?#26696;之后,赛灵思在AI相关的IP、软件、算法方面得到?#24605;?#22823;的助力,我们知道,开发者的代码层次具有开?#21028;浴itis平台中,FPGA的IP、运行底层的驱动软件、编译器、优化器已经全部实现完成且完善,值得一提的是Vitis平台的zoo模型可以为开发者提供几十个不同的业务场景可能使用到的算法。使用Vitis平台,开发者从确定对应业务场景算法到在FPGA?#26174;?#34892;只需要花费很少的时间成本,如果开发者需要使用原创的算法,Vitis提供工具?#37096;?#24555;速替换zoo模型算法。以此?#38382;疲?#24320;发需要花费的时间成本以及功耗方面都会有一定程度上的降低。

1572336465208077.jpg

高良率芯片推进汽车领域

自赛灵思投资深鉴之后,双方形成了汽车业务方向的战略式合作推广,截?#27807;?018年底,赛灵思在汽车行业的芯片出货为1.6亿颗,其领域多应用在拼接、视频处理,ADAS方面。芯片质量对于所?#20889;?#19994;公司或有志于做芯片的公司来说,都是不可逾越的桎梏,关于芯片质量问题上姚颂介绍到两个指标,dppm(每一百万?#21028;?#29255;中缺陷芯片的数量),赛灵?#35745;?#36710;器件的芯片每一百万颗中只?#34892;?#20110;2颗可能有问题。FIT(10的9次方小时中,芯片发生?#25910;?#30340;?#38382;?#36187;灵思芯片产品小于12次。

 1572336497802338.jpg

“拼接乐高”?#38382;?#23454;现应用搭建

如果FPGA可以像乐高一样,用户利用其实现?#25105;?#24418;式的拼接,各个领域拥有的IP核,用户打造应用时,只需把流水线上各种不同的IP核进行拼接,继而实现性能上的完善,这是赛灵思及整个行业的愿景。

目前整个产业体系?#23454;?#19977;角形状态,以芯片和板卡为基石,累加开发环境,再向上提供第三方加速库及开源软件架构,顶层是广泛?#38382;?#30340;应用场景。

1572336526448600.jpg

在未来,采用单一?#38382;?#24050;经无法大幅度提升性能。开发并非仅仅是底层软件和底层硬件,研发者需要利用各类DSA,使不同相关行业得到更好的软件支持,使开发者利用统一的软件及各种类IP和解决方案在最短的时间成本内实现应用搭建。目前,赛灵思的部分战略在AI和5G,在芯片层面、软件层面、系统层面做出调整。2018年赛灵思发布了ACAP,2019年发布了Vitis,据赛灵思官方透露,本年度的XDF(赛灵思开发者大会)将会有更加创新型的产品发布。

关于XDF

作为自适应和智能计算的全球领先企业,赛灵思开发者大会(XDF)于2017年开始举办,迄今已发展至第三届。计算产业正面临诸多挑战:云端和边缘正呈统一化趋势,人工智能激增要求超高算力,后摩尔定律时代算力受限,异构计算广泛普及等。与此同时,5G、人工智能、物联网、云计算及自动驾驶等技术迅速落地与演进也带来巨大的产业发展潜力。面对行业关键节点,种类繁多的开发者大会应运而生。

1572336600632189.jpg



评论


相关推荐

技术专区

关闭
黑龙江十一选五下载